XPD701 (NO.S&CIC2288)

支持

XPD-LINKTM 互联 USB 单口控制器

第

8 页 共 15 页

Version 1.7

7.5 电气特性

如无特殊说明，下述参数均在该条件下取得：

TJ= 25℃，3.3V≤VIN≤21V

参数

测试条件

最小

典型

最大

单位

芯片供电相关（

VIN，VBUS）

VVIN_TH

Rising

VIN UVLO 门限

edge

3.2

Falling

V

edge

2.7

Hysteresis

0.5

ISUPP

VPWR=5V，

典型工作电流

VBUS=5V

3

mA

Voltage Protection (VBUS)

Fast OVP 门限，

always

VFOVP

enabled

Ref to target voltage

+20%

V

VSOVP

Ref to target

Slow OVP 门限

voltage

+15%

V

VSUVP

Ref to target voltage

-22%

V

VBUS UVP 门限

CC1/CC2/DM1/DP1

VPAD_SHORT

过压保护门限

Ref to target voltage

5.5

V

Transmitter (CC1, CC2)

RTX

Output resistance

During transmission

33

48

75

Ω

VTXHI

Transmit HIGH

1.05

1.125

1.2

V

VTXLO

Transmit LOW

-75

75

mV

tUI

3.05

3.3

3.70

us

Bit unit interval

Rise/fall time of

tBMC

BMC

Rload=5.1k,Cload=1nF

300

600

ns

Receiver (CC1, CC2)

VRXHI

Receive HIGH

800

840

885

mV

VRXLO

Receive LOW

485

525

570

CC1/CC2Broadcasti

ng

IRP_SRC

current

3A DFP mode, 0

≤������������≤2.5V 304 330 356 uA

DFP mode, 0

≤VCCX

1.5A

≤

1.5V

166

180

194

uA

OCP

Shunt voltage when

OCP

VITRIP

tripped

Ref to Power Capability(pd)

10

A

OTP (internal)

TJ1

Temperature rising

Die temperature

edge

125

135

145

℃

Hysteresis

20

℃

HVDCP interface (DP, DM)

VDAT(REF)

数据线检测电压

0.25

0.325

0.4

V

VSEL(REF)

输出电压选择

1.8

2

2.2

V

D+高电平扰动滤

TGLITCH(DP)HIGH

波时间

1

1.25

1.5

s

D-低电平扰动滤

TGLITCH(DM)LOW

波时间

1

ms

输出电压扰动滤

TGLITCH(V)CHANGE

波时间

20

40

60

ms

连续模式的扰动

TGLITCH(CONT)CHANGE

滤波时间

100

150

200

us

电话：０７５５－８３３８７３６０　　手机：１３８２６５０８７７０（王先生）　邮箱：　３００７６０５９１９＠ｑｑ．ｃｏｍ　　网址：ｗｗｗ．ｓｚｔｓｓｄ．ｃｏｍ　　地址：深圳市福田区中航路鼎诚国际南座１８楼１８１４室