 |
Datenblatt-Suchmaschine für elektronische Bauteile |
|
|
Datenblatt-Suchmaschine für elektronische Bauteile |
|
CSG14K_CSG8K Datenblatt(PDF) 67 Page - ams-OSRAM AG |
|
|
|||||||||||||||||||||||||||||
CSG14K_CSG8K Datenblatt(HTML) 67 Page - ams-OSRAM AG |
|
|
67 / 114 page  Document Feedback CSG14K_CSG8K Functional Description Datasheet • PUBLIC DS000571 • v2-01 • 2023-Feb-10 113 │ 66 # Register Bank Address Value 7 Wait for PLL lock status (see procedure below) 8 RG_CTRL 1 115 See calculation below 9 PLL_WRAP_RST_N 0 88 1 The parameter PLL_DIV depends on the targeted output data rate and the input clock frequency (between 12 MHz and 20 MHz) as shown in the equation below. Equation 1: ������������������_������������������ = ������������������������������ ( ������������������������_������������������������ [������������������������] ∙ 2������������������_������������������������_������������������������_������������������ ������������������������_in[������������������] ) Where PLL_WRAP_MAIN_DIV is derived from the targeted output data rate as shown in the tables below. Figure 73: PLL_MULT, PLL_WRAP_MAIN_DIV, PLL_WRAP_ADC_DIV and RG_CTRL Calculation Target Output Data Rate PLL_WRAP_MAIN_DIV PLL_WRAP_ADC_DIV RG_CTRL 250 – 375 Mbit/s IMG.1-5,7: 3 IMG.1-3: 3 IMG.4,5: 2 IMG.7: 3 IMG.1-3: 1 IMG.4,5: 11 IMG.7: 1 375 – 475 Mbit/s IMG.1-5,7: 2 IMG.1-3: 2 IMG.4,5: 1 IMG.7: 2 IMG.1-3: 11 IMG.4,5: 21 IMG.7: 11 475 – 750 Mbit/s IMG.1-5,7: 2 IMG.1-3: 2 IMG.4,5: 1 IMG.7: 2 IMG.1-3: 11 IMG.4,5: 21 IMG.7: 11 750 – 1000 Mbit/s IMG.1-5,7: 1 IMG.1-3: 1 IMG.4,5: 0 IMG.7: 1 IMG.1-3: 21 IMG.4,5: 31 IMG.7: 21 1000 – 1250 Mbit/s IMG.1-3, 7: 1 IMG.4,5: NA IMG.1-3: 1 IMG.4,5: NA IMG.7: 1 IMG.1-3: 21 IMG.4,5: NA IMG.7: 21 The parameters PLL_WRAP_ADC_DIV and RG_CTRL depend on the targeted output data rate as shown in the table above. The effective data rate is calculated with the following formula: Equation 2: ������������������������������������������������������_������������������������_������������������������ [������������������������] = ������������������������_������������[������������������] ∙ ������������������_������������������ 2������������������_������������������������_������������������������_������������������ Note that due to the flooring operation in calculating the parameters, the targeted data cannot be reached exactly for every possible input clock frequency (see example 1 below). |
|
Link URL |
| War ALLDATASHEET hilfreich? [ DONATE ] |
Über Alldatasheet | Werbung | Kontakt | Privatsphäre und Datenschutz | Link zum Datenblatt | Linktausch | Hersteller All Rights Reserved©Alldatasheet.com |
| Russian : Alldatasheetru.com | Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl | Vietnamese : Alldatasheet.vn Indian : Alldatasheet.in | Mexican : Alldatasheet.com.mx | British : Alldatasheet.co.uk | New Zealand : Alldatasheet.co.nz |
|
Family Site : ic2ic.com |
icmetro.com |
German ▼
English
Chinese
German
Japanese
Russian
Korean
Spanish
French
Italian
Portuguese
Polish
Vietnamese
Indian
Mexican
British
New Zealand
