AM79C975VCW datasheet(299/304 Pages) AMD

299 / 304 page

Am79C973/Am79C975

299

P R E L I M INARY

External Address Reject Low . . . . . . . . . . .36

External Clock . . . . . . . . . . . . . . . . . . . . . .231

Far End Fault Generation and Detection . . .84

FIFO Burst Write At End Of

Unaligned Buffer . . . . . . . . . . . . . . . . . . .63

FIFO Burst Write At Start Of

Unaligned Buffer . . . . . . . . . . . . . . . . . . .62

FIFO DMA Transfers . . . . . . . . . . . . . . . . .60

Flash Read from Expansion Bus

Data Port . . . . . . . . . . . . . . . . . . . . . . . . . .94

Flash Write from Expansion Bus

Data Port . . . . . . . . . . . . . . . . . . . . . . . . . .95

Flash/EPROM Read . . . . . . . . . . . . . . . . . . .93

Flow, LAPP . . . . . . . . . . . . . . . . . . . . . . . .285

FMDC Values . . . . . . . . . . . . . . . . . . . . . .185

FRAME . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

Frame Format at the MII Interface

Connection . . . . . . . . . . . . . . . . . . . . . . .270

Framing . . . . . . . . . . . . . . . . . . . . . . . . . . . .70

Full-Duplex Link Status LED Support . . . .79

Full-Duplex Operation . . . . . . . . . . . . . . . . .78

GENERAL DESCRIPTION . . . . . . . . . . . . .2

GNT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

H_RESET . . . . . . . . . . . . . . . . . . . . . . . . .107

I/O Buffer Ground (17 Pins) . . . . . . . . . . . .38

I/O Map In DWord I/O Mode

(DWIO = 1) . . . . . . . . . . . . . . . . . . . . . . .111

I/O Map In Word I/O Mode

(DWIO = 0) . . . . . . . . . . . . . . . . . . . . . . .110

I/O Registers . . . . . . . . . . . . . . . . . . . . . . .109

I/O Resources . . . . . . . . . . . . . . . . . . . . . . .109

IDSEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29

IEEE 1149.1 (1990) Test Access Port

Interface . . . . . . . . . . . . . . . . . . . . . .36, 106

IEEE 1149.1 Supported Instruction

Summary . . . . . . . . . . . . . . . . . . . . . . . . .106

IEEE 802.3 Frame And Length Field

Transmission Order . . . . . . . . . . . . . . . . . .77

Initialization . . . . . . . . . . . . . . . . . . . . . . . . .63

Initialization Block . . . . . . . . . . . . . . . . . .203

Initialization Block (SSIZE32 = 0) . . . . . .203

Initialization Block (SSIZE32 = 1) . . . . . .204

Initialization Block DMA Transfers . . . . . .56

Initialization Block Read In

Burst Mode . . . . . . . . . . . . . . . . . . . . . . . .57

Initialization Block Read In

Non-Burst Mode . . . . . . . . . . . . . . . . . . . .57

Initialization Device Select . . . . . . . . . . . . .29

Initiator Ready . . . . . . . . . . . . . . . . . . . . . . .30

Input Setup and Hold Timing . . . . . . . . . .236

Instruction Register and Decoding

Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . .106

INTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

Interface Pin Assignment . . . . . . . . . . . . . .177

Internal Loopback Paths . . . . . . . . . . . . . . .80

Internal SRAM Configuration . . . . . . . . . . .96

Interrupt Request . . . . . . . . . . . . . . . . . . . . .30

Introduction . . . . . . . . . . . . . . . . . . . . . . . .284

IRDY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

IREF Internal Current Reference . . . . . . . . .37

Jabber Function . . . . . . . . . . . . . . . . . . . . . .87

JTAG (IEEE 1149.1) TCK Waveform

for 5 V Signalin . . . . . . . . . . . . . . . . . . .238

JTAG (IEEE 1149.1) Test Signal

Timing . . . . . . . . . . . . . . . . . . . . . . .228, 239

Key to Switching Waveforms . . . . . . . . . .234

LAPP 3 Buffer Grouping . . . . . . . . . . . . . .288

LAPP Timeline . . . . . . . . . . . . . . . . . . . . .287

LAPP Timeline for Two-Interrupt

Method . . . . . . . . . . . . . . . . . . . . . . . . . .292

Late Collision . . . . . . . . . . . . . . . . . . . . . . . .75

LED Control Logic . . . . . . . . . . . . . . . . . .102

LED Default Configuration . . . . . . . . . . . .102

LED Support . . . . . . . . . . . . . . . . . . . . . . . .99

LED0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

LED1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

LED2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

LED3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

Legal I/O Accesses in Double

Word I/O Mode (DWIO =1) . . . . . . . . . .111

Legal I/O Accesses in Word I/O Mode

(DWIO = 0) . . . . . . . . . . . . . . . . . . . . . . .111

Link Change Detect . . . . . . . . . . . . . . . . . .103

Link Monitor . . . . . . . . . . . . . . . . . . . . . . . .84

AM79C975VCW Datenblatt(PDF) 299 Page - Advanced Micro Devices

AM79C975VCW Datenblatt(HTML) 299 Page - Advanced Micro Devices

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datenblatt Download

Link URL